STAGE – Ingénieur en techniques avancées de pré-chargement mémoire pour le processeur RISC-V CVA6 (H/F) – 6 mois

Thales
France
Workplace: OnsiteInternshipFunction: Communications, PR & CommunityEducation: mastersSkills: ["Curiosité","Rigueur","Autonomie","Capacité à travailler en équipe"]

Intégrez le laboratoire HPC de cortAIx au sein de Thales Research & Technology à Palaiseau pour étudier, concevoir et évaluer un mécanisme de préchargement mémoire basé sur la prédiction d’adresses pour le processeur RISC-V CVA6. Vous réaliserez une revue des techniques, identifierez le point d’intégration dans l’architecture (CVA6/LSU), concevrez l’architecture et implémenterez la solution en SystemVerilog, puis mesurerez l’impact sur des benchmarks.

Loading

Loading job details...

Preparing the role view and application actions.

FursaFursa
Thales
Thales
1 day ago

STAGE – Ingénieur en techniques avancées de pré-chargement mémoire pour le processeur RISC-V CVA6 (H/F) – 6 mois

✓ Verified Job

Canonical indexed version, validated from employer's careers page.

Source: Company careers pageValidated by: Fursa AI
Last checked: 3 hours agoStatus: Live

Job Summary

Intégrez le laboratoire HPC de cortAIx au sein de Thales Research & Technology à Palaiseau pour étudier, concevoir et évaluer un mécanisme de préchargement mémoire basé sur la prédiction d’adresses pour le processeur RISC-V CVA6. Vous réaliserez une revue des techniques, identifierez le point d’intégration dans l’architecture (CVA6/LSU), concevrez l’architecture et implémenterez la solution en SystemVerilog, puis mesurerez l’impact sur des benchmarks.
Location: France
Workplace: Onsite
Employment Type: Internship · 6 months
Job Function: Communications, PR & Community
Seniority: Intern level

Key Responsibilities

  • •Réaliser une étude bibliographique sur la prédiction d’adresses, de valeur et le pré-chargement mémoire matériel.
  • •Analyser l’architecture de CVA6 et de la Load Store Unit (LSU) pour identifier le point d’intégration du mécanisme de pré-chargement.
  • •Concevoir l’architecture de pré-chargement exploitant les adresses prédites et explorer des problématiques (confiance, pollution caches/DTLB, annulation/retard, interactions avec dépendances mémoire).
  • •Examiner les synergies avec l’unité de pré-chargement afin d’améliorer les performances globales du pipeline.
  • •Implémenter la solution en SystemVerilog, l’intégrer au sein de CVA6 et évaluer expérimentalement l’impact sur différents benchmarks.

Key Requirements

  • •Être étudiant en dernière année d’école d’ingénieur ou en Master 2 universitaire (électronique et informatique embarqué).
  • •Connaissances en architectures de calcul et systèmes embarqués.
  • •Expérience/compétences en FPGA.
  • •Compétences en SystemVerilog.
  • •Connaissances en langages C/C++ et bon niveau de français courant et anglais (lu, parlé, écrit) niveau C1.
Education:Master's in électronique et informatique embarqué
Skills:CuriositéRigueurAutonomieCapacité à travailler en équipe
Languages:FrenchEnglish
Tech Stack:RISC-VC/C++SystemVerilogFPGAASICFPGA/FPGA designLoad Store Unit (LSU)DTLBCachesBenchmarks

Company Brief

Thales
Designs and delivers advanced systems and services for aerospace, defence, security, and digital identity and cybersecurity markets, serving government and commercial customers worldwide.
Industry: Defense Technology
Company Size: Enterprise (1,001+ employees)
Revenue: USD 1B+
Growth: Public Company
Valuation: Public Company (Market Cap in USD)
Funding: IPO / Publicly Listed
Headquarters: Paris, France
Founded: 2000
WebsiteLinkedIn